반도체를 물리적으로 자르지 않고 내부 구조를 들여다보는 방법이 있다. 의료용 컴퓨터 단층촬영(CT)과 같은 원리를 산업용 스캐너에 적용하는 것이다. LTT Labs는 이미 2년 전 인텔 코어 i9-13900K의 뚜껑(IHS)을 제거한 '델리드' 상태에서 CT 스캔을 진행해 실리콘 안에 배열된 코어의 윤곽을 시각화한 바 있다. 이번에는 별도 프로젝트를 위해 델리드한 코어 i9-14900KS를 대상으로 같은 작업을 반복했고, 그 결과를 상호작용형 뷰어로 공개했다.
어떻게 찍었나
촬영에는 Lumafield의 Neptune CT 스캐너가 사용됐다. LTT Labs가 밝힌 설정 중 실무적으로 의미 있는 부분은 세 가지다. 첫째, 120 kV급 Neptune 장비를 사용했다. 둘째, 스캔 시간을 720분, 즉 12시간으로 길게 잡았다. 셋째, X선 빔을 '경화(harden)'하기 위해 2.5mm 두께의 구리 필터를 적용했다. 스캔 시간이 길수록, 그리고 저에너지 X선을 걸러내 빔을 단단하게 만들수록 밀도 차가 작은 내부 구조를 더 또렷하게 구분할 수 있다. 반도체처럼 금속 배선과 실리콘, 세라믹 부품이 뒤섞인 대상은 이런 세팅 없이는 노이즈에 묻히기 쉽다.
PCB 뒷면을 채운 캐패시터의 역할
스캔에서 눈에 띄는 것은 CPU 패키지 뒷면을 빼곡히 채운 캐패시터 무리다. 인텔 7(Intel 7) 공정으로 만들어진 트랜지스터 자체는 극도로 작지만, 이들은 많은 전력을 그것도 매우 급작스럽게 요구한다. 뒷면 캐패시터는 이렇게 순간적으로 몰리는 전력을 공급하고, 긴 회로 경로에서 발생할 수 있는 잡음을 다듬는 역할을 한다. 메인보드의 VRM(전압 조정 모듈)도 전력 안정화에 힘쓰지만, 트랜지스터로부터 물리적으로 '멀리' 떨어져 있어 대응할 수 있는 속도에 한계가 있다. 반면 패키지 뒷면에 배치되거나 아예 다이 실리콘 안에 설계된 캐패시터는 더 높은 주파수와 더 빠른 전력 스파이크에 에너지를 공급할 수 있다. 이는 고클럭 CPU 설계에서 왜 전원 무결성(power integrity)이 성능만큼 중요한 과제인지를 보여주는 실물 근거다.
코어 배치까지 읽어낸 이미지
LTT Labs는 스캔 데이터에서 세 개의 PCB 층과 그 사이를 잇는 내부 비아(via)를 구분해냈다. 더 흥미로운 것은 실리콘 구조의 일부로 추정되는 패턴까지 포착했다는 점이다. 다만 실리콘 아래 놓인 밀도 높은 캐패시터 때문에 CT 노이즈가 끼어들었는데, LTT는 그 노이즈가 만드는 패턴과 실제 실리콘 패턴이 시각적으로 구분된다고 설명한다. 스캔 이미지를 실제 다이 레이아웃과 대조하면 E-코어와 P-코어를 식별할 수 있고, 칩 중앙을 가로지르는 수평 띠에는 캐시와 버스가 자리 잡고 있다. 그 좌우로는 내장 GPU와 미디어 엔진, 그리고 이를 뒷받침하는 보조 회로가 배치돼 있다.
실무자에게 주는 의미와 한계
이 작업은 새로운 벤치마크나 성능 수치를 내놓는 것이 아니라, 최신 데스크톱 CPU의 물리적 구성을 비파괴적으로 관찰하는 시도다. 하드웨어 신뢰성·고장 분석(FA) 담당자에게 산업용 CT는 패키지를 손상시키지 않고 내부 결함이나 접합 상태, 층 구조를 확인하는 도구로서의 가치를 다시 확인시켜 준다. 또한 다이 사진(die shot)이나 벤더 발표 자료에 의존하던 코어·캐시 배치를 외부에서 어느 정도 검증할 수 있다는 점도 시사적이다.
동시에 한계는 분명하다. 12시간에 이르는 스캔 시간, 전용 필터, 그리고 밀집 부품이 유발하는 노이즈는 이 방법이 여전히 해상도와 처리량 사이의 타협 위에 서 있음을 보여준다. LTT Labs 스스로도 실리콘 구조 식별을 '추정'으로 표현하고, 독자에게 스캔에서 더 발견할 것이 있는지 함께 살펴봐 달라고 요청한다. 결국 이번 스캔은 완성된 분석이라기보다, 소비자용 최고 클럭 CPU가 어떤 물리적 구조 위에서 그 성능을 뽑아내는지를 눈으로 확인시켜 주는 관찰 자료에 가깝다. 그 자체로도 전원 설계와 패키징이 성능의 숨은 절반이라는 사실을 상기시키기에 충분하다.